Изворни код странице Sabirač-oduzimač

U [[Дигитална електроника|digitalnoj elektronici]], '''sabirač oduzimač''' je kolo koje može da [[Сабирач (електроника)|sabira]] ili oduzima brojeve (posebno [[Бинарни систем|binarne]]). Ispod je kolo koje radi sabiranje ''ili'' oduzimanje, ''u zavisnosti od'' kontrolnog signala. Takođe je moguće da se izgradi kolo koje vrši i sabiranja i oduzimanja u isto vreme.

== Konstrukcija ==
[[Датотека:4-bit ripple carry adder-subtracter.svg|thumb|400px| 4-bitni {{jez-eng| ripple-carry }}; sabirač-oduzimač baziran na 4-bitnom sabiraču koji obavlja komplement dvojke na <math>A</math> kada je <math>D=1</math> da doprinese <math>S=B-A</math>]]

Imamo ''n''-bitni sabirač za <math>A</math> i <math>B</math>, tada je <math>S = A + B</math>.
Zatim, pretpostavimo da su brojevi u komplementu dvojke.
Onda se izvši <math>B - A</math>, teorija komplementa dvojke kaže da se obrće svaki bit sa [[NE vrata]], a zatim dodajete jedan.
Ovo donosi <math>S = B + \overline{A} + 1</math>,što je lako uraditi sa nešto izmenjenim sabiračem.

Od svakog prethodnog <math>A</math> bitnog ulaza na sabirač sa 2-u-1 [[Мултиплексер|multiplekserom]] gde je:
* Ulaz 0 (<math>I_0</math>) je direktno kroz (<math>A_i</math>)
* Ulaz 1 (<math>I_1</math>) negira (<math>\overline{A_i}</math>)
koji ima kontrolni ulaz <math>D</math> i početni prenos povezivanja je takođe povezan sa <math>D</math> onda:
* Kada je<math>D=0</math>, modifikovani sabirač obavlja sabiranje
* Kada je <math>D=1</math>, modifikovani sabirač obavlja oduzimanje

Ovo radi zato što, kada je <math>D=1</math>, <math>A</math> ulaz na sabirač je zaista <math>\overline{A}</math> i prenos je u <math>1</math>. Dodavanjem <math>B</math> na <math>\overline{A}</math> i <math>1</math> dobijamo željeno oduzimanje <math>B-A</math>.

Način na koji možete označiti broj <math>A</math> kao pozitivan ili negativan, bez korišćenja multipleksera za svaki bit, jeste da koristite XOR (Ekskluzivno OR) kolo, umesto kao prethodno, svaki bit.
* Prvo, ulaz za XOR kolo je aktuelni ulazni bit.
* Drugo, ulaz za XOR kolo je Kontolni ulaz za svako <math>D</math>

Ovo daje istu Tablicu istinitosti za bit koji dolazi sa sabirača kao i što multiplekserovo rešenje radi.
Kao kada je <math>D=0</math> XOR izlazno kolo će biti ono na šta je postavljen ulazni bit.
I kada je <math>D=1</math> efektivno će obrnuti bitni ulaz.

== Uloga u aritmetičkoj logičkoj jedinici ==
Sabirači su deo srži jedne [[Aritmetičko-logička jedinica|aritmetičko-logičke jedinice]](ALU).
Kontrona jedinica odlučuje koje operacije ALU treba da izvrši i postavlja ALU operacije.
<math>D</math> ulaz na sabirač oduzimač gore, bi bila jedna takva kontrolna linija od kontrolne jedinice.

Gore, sabirač oduzimač može lako da se proširi da sadrži, prihvata, više funkcija. Na primer, 2-u-1 multiplekser mogao bi biti uveden na svaki B_i da bi se moglo prebacivati između nule i B_i; to bi moglo da se koristi (u konjukciji sa D = 1) da da komplement dvojke od
<math>A</math> jer <math>-A = \overline{A} + 1</math>.

Dalji korak bi bio da se promeni 2 - u- 1 mltiplekser na <math>A</math> u 4- u -1, tako da treći ulaz bude nula, onda replicira ovo na <math>B_i</math> i time daje sledeći izlaz funkcije:

* <math>0</math> (sa oba <math>A_i</math> i <math>B_i</math> ulaza postavljena na nulu i <math>D=0</math>)
* <math>1</math> (sa oba <math>A_i</math> i <math>B_i</math> ulaza postavljena na nulu i <math>D=1</math>)
* <math>A</math> (sa <math>B_i</math> ulazom postavljenim na nulu)
* <math>B</math> (sa <math>A_i</math> ulazom postavljenim na nulu)
* <math>A+1</math> (sa <math>B_i</math> ulazom postavljenim na nulu i <math>D=1</math>)
* <math>B+1</math> (sa <math>A_i</math> ulazom postavljenim na nulu i <math>D=1</math>)
* <math>A+B</math>
* <math>A-B</math>
* <math>B-A</math>
* <math>\overline{A}</math> (sa <math>A_i</math> invertno setovanim; <math>B_i</math> setovano na nulu; i <math>D=0</math>)
* <math>-A</math> (sa <math>A_i</math> invertno setovanim; <math>B_i</math> setovano na nulu; i <math>D=1</math>)
* <math>\overline{B}</math> (sa <math>B_i</math> invertno setovanim; <math>A_i</math> setovano na nulu; i <math>D=0</math>)
* <math>-B</math> (sa <math>B_i</math> invertno setovanim; <math>A_i</math> setovano na nulu; i <math>D=1</math>)

Dodavanjem još logike ispred sabirača, jedan sabirač se može konvertovati u mnogo više od običnog sabirača - ALU.

== Vidi još ==
* [[Sabirač (elektronika)]]

== Literatura ==
{{Литература}}
* Douglas Lewin,''Logical Design of Switching Circuits'',Nelson,1974.
* R. H. Katz, ''Contemporary Logic Design'', The Benjamin/Cummings Publishing Company, 1994.
* P. K. Lala, ''Practical Digital Logic Design and Testing'', Prentice Hall, 1996.
* Y. K. Chan and S. Y. Lim, Progress In Electromagnetics Research B, Vol. 1, 269–290, 2008,"Synthetic Aperture Radar (SAR) Signal Generation, Faculty of Engineering & Technology, Multimedia University, Jalan Ayer Keroh Lama, Bukit Beruang, Melaka 75450, Malaysia
{{Литература крај}}

{{normativna kontrola}}

{{СОРТИРАЊЕ:Сабирач-одузимач}}
[[Категорија:Дигитална електроника]]